亞穩(wěn)態(tài)在數(shù)字電路設(shè)計(jì)中出現(xiàn)的原因

亞穩(wěn)態(tài)在數(shù)字電路設(shè)計(jì)中出現(xiàn)的原因

? ? 現(xiàn)如今存在于市場中的數(shù)字電路設(shè)計(jì)都分為3個層次，主要包括完成功能上的層次，工作可靠性，以及可移植性，也正是因?yàn)槿绱税?，電路設(shè)計(jì)也成為了一個比較新興的行業(yè)，而在所有的數(shù)字電路設(shè)計(jì)中，也有一部分的電路設(shè)計(jì)存在亞穩(wěn)態(tài)的狀態(tài)，那么數(shù)字電路設(shè)計(jì)中亞穩(wěn)態(tài)的發(fā)生原因和解決辦法是哪些?

? ? 1.亞穩(wěn)態(tài)發(fā)生的原因

? ? 在同步系統(tǒng)中，如果觸發(fā)器的setup time / hold time不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)，此時觸發(fā)器輸出端Q在有效時鐘沿之后比較長的一段時間處于不確定的狀態(tài)，在這段時間里Q端毛刺、振蕩、固定的某一電壓值，而不是等于數(shù)據(jù)輸入端D的值。這段之間成為決斷時間(resolution time)。經(jīng)過resolution time之后Q端將穩(wěn)定到0或1上，但是究竟是0還是1，這是隨機(jī)的，與輸入沒有必然的關(guān)系。

? ? 2.亞穩(wěn)態(tài)的危害

? ? 由于輸出在穩(wěn)定下來之前可能是毛刺、振蕩、固定的某一電壓值，因此亞穩(wěn)態(tài)除了導(dǎo)致邏輯誤判之外，輸出0～1之間的中間電壓值還會使下一級產(chǎn)生亞穩(wěn)態(tài)(即導(dǎo)致亞穩(wěn)態(tài)的傳播)。 邏輯誤判有可能通過電路的特殊設(shè)計(jì)減輕危害(如異步FIFO中Gray碼計(jì)數(shù)器的作用)，而亞穩(wěn)態(tài)的傳播則擴(kuò)大了故障面，難以處理。

? ? 3.亞穩(wěn)態(tài)的解決辦法

玩家充值累計(jì)達(dá)到一定金額 ? ? 只要系統(tǒng)中有異步元件，亞穩(wěn)態(tài)就是無法避免的，因此設(shè)計(jì)的電路首先要減少亞穩(wěn)態(tài)導(dǎo)致錯誤的發(fā)生，其次要使系統(tǒng)對產(chǎn)生的錯誤不敏感。前者要*同步來實(shí)現(xiàn)，而后者根據(jù)不同的設(shè)計(jì)應(yīng)用有不同的處理辦法。用同步來減少亞穩(wěn)態(tài)發(fā)生機(jī)會的典型電路如圖1所示。

? ? 左邊為異步輸入端，經(jīng)過兩級觸發(fā)器同步，在右邊的輸出將是同步的，而且該輸出基本不存在亞穩(wěn)態(tài)。其原理是即使第一個觸發(fā)器的輸出端存在亞穩(wěn)態(tài)，經(jīng)過一個CLK周期后，第二個觸發(fā)器D端的電平仍未穩(wěn)定的概率非常小，因此第二個觸發(fā)器Q端基本不會產(chǎn)生亞穩(wěn)態(tài)。

? ? 注意，這里說的是“基本”，也就是無法“根除”，那么如果第二個觸發(fā)器Q出現(xiàn)了亞穩(wěn)態(tài)會有什么后果呢?后果的嚴(yán)重程度是有你的設(shè)計(jì)決定的，如果系統(tǒng)對產(chǎn)生的錯誤不敏感，那么系統(tǒng)可能正常工作，或者經(jīng)過短暫的異常之后可以恢復(fù)正常工作，例如設(shè)計(jì)異步FIFO時使用格雷碼計(jì)數(shù)器當(dāng)讀寫地址的指針就是處于這方面的考慮。如果數(shù)字電路設(shè)計(jì)上沒有考慮如何降低系統(tǒng)對亞穩(wěn)態(tài)的敏感程度，那么一旦出現(xiàn)亞穩(wěn)態(tài)，系統(tǒng)可能就崩潰了。

? ? 以上給大家介紹的，就是數(shù)字電路設(shè)計(jì)中要穩(wěn)態(tài)的發(fā)生原因和解決辦法了，除此之外，數(shù)字電路設(shè)計(jì)也必須要求我們掌握好邏輯上的關(guān)系，只要掌握好了邏輯關(guān)系，電路設(shè)計(jì)一般不會出現(xiàn)安全性的問題，同時在具體實(shí)習(xí)的期間，我們還要注意防止電路受到其他外界電路的干擾。